数字电子技术基础
本书特色
[
本书按照教育部高等学校电工电子基础课程教学指导委员会制订的“数字电子技术基础课程教学基本要求”编写。全书主要内容包括数制与码制、逻辑代数基础、门电路、vhdl语言基础、组合逻辑电路、触发器和可编程器件、时序逻辑电路的分析与设计、存储器、脉冲波形的产生和整形。 本书以cmos逻辑门为主, 减少晶体管和小规模集成电路的内容, 讲述各种逻辑关系。引入可编程逻辑器件和vhdl语言的内容,把数字电路与vhdl语言描述融合在一起。在学习数字电路的同时学习vhdl语言描述方法。学习教材内容的同时引入quartusⅱ仿真软件使学生初步掌握一种eda软件的使用方法。 本书可作为电气工程、自动化、电子信息类、仪器仪表类等相关专业使用。也可供从事相关行业的工程技术人员参考使用。
]
目录
第1章 数制与码制 内容提要 1.1 概述 1.2 数制的表示方法 1.3 十进制数与二进制数之间的转换 1.4 二进制算术运算 1.5 二进制数的反码和补码 1.6 带符号数的表示方法 1.7 十六进制数的转换及运算 1.8 码制的表示方法 本章小结 习题第2章 逻辑代数基础 内容提要 2.1 概述 2.2 逻辑代数的3种基本运算 2.3 逻辑代数的基本公式和常用公式 2.3.1 逻辑代数的基本公式 2.3.2 逻辑代数的常用公式 2.4 逻辑函数及其表示方法 2.4.1 逻辑函数 2.4.2 逻辑函数的表示 2.5 逻辑函数的两种标准形式 2.5.1 逻辑函数的*小项和*大项 2.5.2 逻辑函数的*小项之和表达式 2.5.3 逻辑函数的*大项之积表达式 2.5.4 *小项之和与*大项之积之间的相互转换 2.6 逻辑函数的公式化简法 2.7 逻辑函数的卡诺图化简法 2.7.1 逻辑函数的卡诺图表示法 2.7.2 逻辑函数的卡诺图化简法 2.8 具有无关*小项的逻辑函数及其化简方法 本章小结 习题第3章 门电路 内容提要 3.1 概述 3.2 cmos逻辑电路 3.2.1 mos晶体管的基本开关电路 3.2.2 cmos反相器 3.2.3 cmos与非门和或非门 3.2.4 扩展输入门 3.2.5 驱动门 3.2.6 cmos 与-或-非门 3.3 cmos逻辑门的电气特性 3.3.1 cmos逻辑门的静态特性 3.3.2 hc和hct系列 3.4 其他cmos逻辑门 3.4.1 cmos异或罗辑门 3.4.2 cmos传输门 3.4.3 三态输出门 3.4.4 漏极开路输出门（od门） 3.5 ttl门电路 3.5.1 双极型晶体管的开关特性 3.5.2 ttl反相门 3.5.3 ttl系列其他类型的逻辑门 3.6 ttl逻辑系列的电气特性 本章小结 习题第4章 vhdl语言基础 内容提要 4.1 概述 4.1.1 eda技术和hdl的发展 4.1.2 vhdl和verilog hdl 4.2 vhdl程序结构 4.3 实体和结构体 4.4 用quartusⅱ开发数字系统 4.4.1 quartusⅱ集成环境开发软件 4.4.2 quartusⅱ集成开发软件的特点 4.4.3 quartusⅱ的基本开发流程 4.5 vhdl语法 port、mode、type 4.6 vhdl信号的表示 4.7 vhdl程序结构语句 4.7.1 程序结构语句 4.7.2 并行语句结构 4.7.3 顺序语句 4.7.4 赋值语句 本章小结 习题第5章 组合逻辑电路 内容提要 5.1 概述 5.2 组合逻辑电路的分析方法 5.3 组合逻辑电路的设计方法 5.4 加法器 5.4.1 半加器与全加器 5.4.2 二进制加法器 5.4.3 用vhdl实现加法器 5.5 译码器 5.5.1 二进制译码器 5.5.2 译码器应用 5.5.3 用vhdl语言设计译码器 5.6 bcd译码器和七段显示译码器 5.6.1 bcd译码器 5.6.2 bcd-7段显示译码器 5.6.3 用vhdl设计7段显示译码器 5.7 多路选择器 5.7.1 多路选择器的概念 5.7.2 msi多路选择器 5.7.3 vhdl设计多路选择器 5.8 数值比较器 5.8.1 4位数值比较器 5.8.2 中规模（msi）4位数值比较器 5.8.3 vhdl设计数值比较器 5.9 编码器 5.9.1 二进制编码器 5.9.2 优先编码器 5.9.3 vhdl优先编码器 本章小结 习题第6章 触发器 内容提要 6.1 概述 6.2 sr锁存器 6.3 同步触发器 6.3.1 有使能控制端的sr锁存器 6.3.2 同步式sr触发器 6.3.3 同步式d触发器 6.4 主从式触发器 6.4.1 主从式触发器的结构 6.4.2 主从式d触发器 6.5 主从式jk触发器 6.6 边沿触发的触发器 6.6.1 边沿触发的方法 6.6.2 边沿触发的jk触发器 6.7 触发器的动态特性和时间参数 6.8 vhdl设计锁存器和触发器的库与程序包 6.8.1 库的概念及语法 6.8.2 库的分类 6.8.3 程序包 6.9 vhdl语言设计锁存器和触发器 6.9.1 sr锁存器方法 6.9.2 d锁存器设计方法 6.9.3 边沿触发的d触发器设计 6.9.4 异步置位/复位描述方法 6.9.5 同步置位/复位描述方法 6.9.6 jk触发器和ｔ触发器的设计 本章小结 习题第7章 时序逻辑电路的分析与设计 内容提要 7.1 概述 7.2 时序逻辑电路的分析方法 7.2.1 同步时序逻辑电路的分析 7.2.2 异步时序逻辑电路的分析 7.3 寄存器和移位寄存器 7.3.1 寄存器 7.3.2 移位寄存器 7.4 ic移位寄存器 7.4.1 74ls95b集成电路移位寄存器 7.4.2 双向移位寄存器 7.4.3 通用移位寄存器（74ls194） 7.5 寄存器与移位寄存器的vhdl设计 7.5.1 4d寄存器的vhdl设计 7.5.2 移位寄存器的vhdl设计 7.5.3 通用移位寄存器（74ls194）的vhdl设计 7.5.4 循环移位寄存器的vhdl设计 7.6 计数器 7.6.1 异步计数器 7.6.2 同步计数器 7.6.3 任意进制计数器 7.7 可逆计数器 7.7.1 减法计数器 7.7.2 同步可逆计数器 7.8 移位寄存器型计数器 7.8.1 环形计数器 7.8.2 扭环形计数器 7.8.3 移位寄存器型计数器的应用 7.9 vhdl计数器设计 7.9.1 vhdl设计二进制同步计数器 7.9.2 vhdl可逆计数器设计 7.9.3 vhdl设计具有置数、进位输出功能的同步计数器 7.10 状态机的设计 7.10.1 概述 7.10.2 状态机 7.10.3 状态机的设计方法与步骤 7.10.4 摩尔型状态机的设计 7.10.5 状态机的自启动设计 7.10.6 米利型状态机的设计 7.11 vhdl实现状态机的设计 7.11.1 摩尔型vhdl有限状态机的设计 7.11.2 米利型vhdl有限状态机设计 7.11.3 状态机的自启动vhdl设计 本章小结 习题第8章 半导体存储器 内容提要 8.1 概述 8.2 随机存储器（ram） 8.2.1 静态ram 8.2.2 动态ram（dram） 8.3 只读存储器（rom） 8.3.1 掩膜只读存储器 8.3.2 可编程只读存储器（prom和eprom） 8.4 快闪存储器 8.5 存储器扩展及应用 8.5.1 位扩展方式 8.5.2 字扩展方式 8.6 存储器应用设计 8.6.1 rom存储器应用的vhdl设计 8.6.2 ram存储器应用的vhdl设计 本章小结 习题第9章 可编程逻辑器件 内容提要 9.1 概述 9.2 基本可编程逻辑器件 9.3 通用阵列逻辑gal 9.3.1 gal的结构与原理 9.3.2 gal16v8的结构及应用 9.4 hdpld 9.4.1 阵列扩展型cpld 9.4.2 现场可编程门阵列（fpga） 9.5 用pld实现数字系统 本章小结 习题第10章 波形发生和整形电路 内容提要 10.1 概述 10.2 施密特触发器 10.3 555多谐振荡器 10.4 单稳态多谐振荡器 本章小结 习题第11章 模数-数模转换器 内容提要 11.1 概述 11.2 d/a 转换器 11.2.1 权电阻网络d/a 转换器 11.2.2 倒t形电阻网络d/a 转换器 11.2.3 双极性输出的d/a 转换器 11.2.4 d/a 转换器的转换精度和转换速度 11.3 a/d转换器 11.3.1 逐次逼近型a/d转换器 11.3.2 积分型a/d转换器 11.3.3 a/d转换器的几个主要参数 本章小结 习题附录a quartusⅱ的使用方法参考文献
封面
书名:数字电子技术基础
作者:陈文楷
页数:432
定价:¥49.0
出版社:清华大学出版社
出版日期:2014-10-01
ISBN:9787302371687
PDF电子书大小:113MB 高清扫描完整版