纳米数字集成电路的偏差效应分析与优化:从电路级到系统级
本书特色
[
本书主要涉及在纳米工艺下较为严重的晶体管老化效应——负偏置温度不稳定性和制造过程中引起的参数偏差。介绍了参数偏差效应产生的物理机制及对电路服役期可靠性的影响，并提出了从电路级到系统级的相应的分析、预测和优化方法。
]
内容简介
[
本书主要涉及在纳米工艺下较为严重的晶体管老化效应——负偏置温度不稳定性和制造过程中引起的参数偏差。介绍了参数偏差效应产生的物理机制及对电路服役期可靠性的影响，并提出了从电路级到系统级的相应的分析、预测和优化方法。
]
作者简介
[
靳松：博士，副教授，硕士生导师。2007.9-2011.7 在中科院计算所攻读博士学位。毕业后进入华北电力大学电气与电子工程学院电子与通信工程系任教。研究方向为可靠计算，大规模集成电路设计、测试及验证。讲授数字电子技术基础和嵌入式系统设计课程。作为负责人主持国家自然科学基金一项、河北省自然科学基金两项、横向课题若干。发表SCI检索论文十余篇，EI检索期刊和会议论文三十余篇。
韩银和：博士，研究员。2006年在中科院计算所获得博士学位并进入中科院计算所计算机体系结构国家重点实验室工作。主持多项国家“863”和自然科学基金项目，迄今在国际国内有影响的期刊和会议上发表论文70余篇。
]
目录
目录第1章绪论1．1工艺偏差1．2NBTI效应1．3章节组织结构**部分电路级参数偏差分析和优化第2章国内外研究现状2．1硅前老化分析和预测2．1．1反应�怖┥⒛Ｐ�2．1．2基于额定参数值的NBTI模型2．1．3考虑工艺偏差的老化统计模型和分析2．2在线电路老化预测2．2．1基于时延监测原理的在线老化预测方法2．2．2超速时延测试2．2．3基于测量漏电变化原理的在线老化预测方法2．3相关的优化方法2．3．1电路级优化2．3．2体系结构级优化第3章面向工作负载的电路老化分析和预测3．1老化分析和预测方法概述3．2关键通路和关键门的识别3．2．1潜在关键通路识别3．2．2潜在关键通路的精简3．2．3关键门的识别3．3占空比的求解3．3．1时延约束3．3．2占空比取值约束3．4实验及结果分析3．5本章小结第4章电路老化的统计预测和优化4．1硅前电路老化的统计预测和优化4．1．1门级老化统计模型4．1．2统计关键门的识别4．1．3门设计尺寸缩放算法4．1．4实验及结果分析4．2硅前和硅后协同的电路老化统计分析和预测4．2．1方法概述4．2．2目标通路的识别4．2．3硅后学习4．2．4实验及结果分析4．3本章小结第5章在线电路老化预测5．1基于时延监测原理的在线电路老化预测方法5．1．1双功能时钟信号生成电路5．1．2抗工艺偏差影响的设计考虑5．1．3实验及结果分析5．1．4本节小结5．2基于测量漏电变化原理的在线电路老化预测方法5．2．1漏电变化与时延变化之间相关性的刻画5．2．2漏电变化的测量5．2．3实验及结果分析5．2．4本节小结第6章多向量方法优化电路老化和漏电6．1单独优化NBTI效应导致的电路老化6．1．1控制向量的生成6．1．2*佳占空比的求解6．1．3硬件实现6．1．4实验及结果分析6．2电路老化和静态漏电的协同优化6．2．1协同优化模型6．2．2*佳占空比的求解6．2．3实验及结果分析6．3本章小结第二部分系统级参数偏差分析和优化第7章参数偏差在系统级的表现和影响7．1参数偏差对于多核处理器性能的影响7．2基于电压/频率岛的全局异步�簿植客�步设计方法第8章相关的国内外研究现状8．1系统级偏差建模和分析方法8．2基于全局异步�簿植客�步设计的系统级偏差优化方法第9章参数良品率感知的多处理器片上系统能耗统计优化方法9．1背景知识介绍9．1．1目标平台与应用9．1．2能耗模型9．1．3延迟模型9．1．4统计任务调度9．2统计能耗优化方法9．2．1问题归纳9．2．2优化方法概述9．2．3统计偏差模拟9．2．4统计能耗优化9．2．5统计任务调度和操作电压配置9．2．6统计电压/频率岛划分9．3实验数据及分析9．3．1实验环境9．3．2实验结果9．4本章小结第10章面向三维多核片上系统的热感知硅后能耗优化方法10．1背景知识介绍10．1．1目标平台与应用10．1．2面向三维SoC的能耗模型和延迟模型10．1．3三维热模型10．1．4面向三维芯片的统计偏差模拟10．2优化框架10．2．1能效感知的任务调度10．2．2任务迁移算法10．3实验结果及分析10．3．1实验配置及说明10．3．2实验结果10．4结论参考文献
封面
书名:纳米数字集成电路的偏差效应分析与优化:从电路级到系统级
作者:靳松、韩银和
页数:0
定价:¥69.0
出版社:清华大学出版社
出版日期:2018-06-01
ISBN:9787302522997
PDF电子书大小:120MB 高清扫描完整版