深亚微米CMOS全数字频率合成器_PDF下载[153MB-百度云]RobertBogdanStasze

本书特色

[

介绍了锁相环与频率合成器电路的分析方法、电路结构、工作原理等相关知识，以及采用锁相环与频率合成器集成电路构成的锁相环(PLL)、压控振荡器(VCO)、前置分频器、直接数字频率合成器(DDS)和时钟发生器电路实例的主要技术性能、引脚端封装形式、内部结构、工作原理、电原理图、印制电路板图和元器件参数等内容，频率范围从零至几吉赫兹，其电原理图、印制电路板圈和元器件参数等可以直接在工程设计中应用，可供相关专业师生阅读，也可供工程技术人员参考

]

目录第1章概述 11.1 频率合成 11.2 频率合成器作为RF收发器整体的部分 81.3 移动通信的频率合成器 151.4 RF合成器实现 22第2章数控振荡器 292.1 深亚微米CMOS工艺中的变容二极管 302.2 振荡频率全数控 322.3 LC谐振腔振荡器 332.4 振荡器核心 352.5 开环窄带数字/频率转换 372.6 实现案例 422.7 DCO的时域数学模型 442.8 总结 47第3章归一化DCO 493.1 振荡器传递函数和增益 493.2 DCO增益评价 503.3 DCO增益归一化 503.4 同步优化DCO输入调谐字的重定时原理 513.5 DCO调谐输入的时间抖动 523.6 PVT的实现和获取DCO位 563.7 追踪DCO位的实现 603.8 时域模型 683.9 小结 69第4章全数字锁相环 714.1 相域运算 714.2 重组时钟 734.3 鉴相器 754.4 参考相位和可变相位的模运算 804.5 时间数字转换器 844.6 相对误差估计 874.7 使用DCO时钟进行参考频率重定时 934.8 环路增益因子 1024.9 相域ADPLL结构 1044.10 PLL频率响应 1084.11 噪声和故障源 1124.12 II型ADPLL 1194.13 高阶ADPLL 1254.14 ADPLL的非线性差分项 1304.15 使用PLL预估DCO增益 1324.16 PLU增益的换挡 1334.17 沿跳变抖动方案（选项） 1434.18 总结 144第5章基于全数字锁相环的发射 1475.1 DCO直接频率调制 1475.2 即时DCO增益计算 1545.3 GFSK脉冲整形 1575.4 功率放大器 1645.5 数字调幅 1665.6 展望未来：极坐标发射机 1725.7 总结 176第6章行为建模与仿真 1776.1 仿真方法 1786.2 数字模块 1786.3 支持数字流处理 1796.4 随机数发生器 1796.5 DCO相位噪声时域建模 1806.6 建模中的亚稳态触发器 1906.7 仿真结果 1936.8 总结 198第7章实现与实验结果 1997.1 DSP及其RF的DRP接口 1997.2 发射器核心实现 2007.3 IC芯片 2027.4 评估板 2037.5 测量器件 2047.6 GFSK发射器性能 2047.7 合成器性能 2067.8 合成器开关瞬态 2097.9 DSP驱动调制 2107.10 性能总结 2117.11 总结 211附录A 213A.1 DCO切换引起的杂散 213A.2 DCO调制引起的杂散 214附录B 217B.1 高斯脉冲整形滤波器 217附录C 223C.1 DCO LEVEL2 223C.2 周期控制振荡器 225C.3 战术触发器 227C.4 TDC伪测温仪输出解码器 229参考文献 233