超大规模集成电路系统导论-逻辑.电路与系统设计
本书特色
[
本书对超大规模集成电路与系统的分析与设计进行了全面介绍。从电路与版图设计基础知识出发，再逐步深入，对超大规模集成电路设计进行了详尽阐述。本书由浅入深，理论联系实际，同时提供了大量的图表和设计实例。全书共16章。第1章至第6章主要介绍层次化ic设计、标准cmos逻辑设计、金属氧化物半导体（mos）晶体管的物理学原理、器件制造、物理版图、电路仿真、功耗和低功耗设计规则及技巧。第7章至第9章介绍了静态逻辑和动态逻辑以及时序逻辑。第10章至第16章以及附录部分关注系统设计，主要包括数据通路子系统设计、存储器模块、设计方法和实现方式、互连线、电源分布与时钟设计、输入/输出模块、esd保护网络以及测试和可测性设计等内容。
]
作者简介
[
Ming-Bo Lin(林铭波)博士 台湾科技大学电子工程系教授。曾就读于台湾大学和美国马里兰大学。已经出版了26本教材（包括修订）和两个英语教材。
]
目录
第1章 绪论1.1 vlsi简介1.1.1 简介1.1.2 vlsi电路的基本特征1.1.3 vlsi电路设计中存在的问题1.1.4 vlsi经济学1.2 开关mos晶体管1.2.1 nmos晶体管1.2.2 pmos晶体管1.2.3 cmos传输门1.2.4 简单开关逻辑设计1.2.5 cmos逻辑设计规则1.3 vlsi设计与制造1.3.1 设计技术1.3.2 单元设计1.3.3 cmos工艺1.3.4 cmos版图1.3.5 版图设计规则1.4 数字系统的实现方法1.4.1 未来趋势1.4.2 实现方式1.5 小结参考文献习题第2章 mos晶体管基础2.1 半导体基础2.1.1 本征半导体2.1.2 非本征半导体2.1.3 载流子输运过程2.2 pn结2.2.1 pn结2.2.2 金属半导体结2.3 mos晶体管理论2.3.1 mos系统2.3.2 mos晶体管工作原理2.3.3 mos晶体管的iv特性2.3.4 按比例缩小理论2.4 mos晶体管的高级特性2.4.1 mos晶体管的非理想特性2.4.2 阈值电压效应2.4.3 泄漏电流2.4.4 短沟道iv特性2.4.5 温度效应2.4.6 mos晶体管的限制2.5 spice和建模2.5.1 spice简介2.5.2 二极管模型2.5.3 mos晶体管模型2.6 小结参考文献习题第3章 cmos集成电路制造3.1 基本工艺3.1.1 热氧化3.1.2 掺杂工艺3.1.3 光刻3.1.4 薄膜去除3.1.5 薄膜淀积3.2 各种材料及其应用3.2.1 绝缘体3.2.2 半导体3.2.3 导体3.3 工艺集成3.3.1 feol3.3.2 beol3.3.3 后端工艺3.4 先进cmos工艺和器件3.4.1 先进cmos工艺器件3.4.2 先进cmos工艺3.5 小结参考文献习题第4章 版图设计4.1 版图设计规则4.1.1 版图设计的基本概念4.1.2 基本结构的版图4.1.3 高级版图设计讨论4.1.4 相关cad工具4.2 cmos闩锁及其预防4.2.1 cmos闩锁4.2.2 闩锁的预防4.3 版图设计4.3.1 单元概念4.3.2 基本版图设计4.4 复杂逻辑门的版图设计方法4.4.1 源/漏共享4.4.2 欧拉路径法4.4.3 版图设计小结4.5 小结参考文献习题第5章 延迟模型和路径延迟优化5.1 mos晶体管的电阻和电容5.1.1 mos晶体管的电阻5.1.2 mos晶体管的电容5.2 传输延迟与延迟模型5.2.1 电压电平与噪声容限5.2.2 与时序相关的基本术语5.2.3 传输延迟5.2.4 单元延迟模型5.2.5 elmore延迟模型5.3 路径延迟优化5.3.1 驱动较大容性负载5.3.2 路径延迟优化5.3.3 逻辑功效和路径延迟优化5.4 小结参考文献习题第6章 功耗与低功耗设计6.1 功耗6.1.1 功耗的组成部分6.1.2 动态功耗6.1.3 设计裕度6.1.4 确定导线宽度6.2 低功耗逻辑设计原则6.2.1 基本原则6.2.2 降低电压摆幅6.2.3 减少转换操作6.2.4 减小开关电容6.3 低功耗逻辑架构6.3.1 流水线技术6.3.2 并行处理技术6.4 功率管理6.4.1 基本技术6.4.2 动态功率管理6.5 小结参考文献习题第7章 静态逻辑电路7.1 基本静态逻辑电路7.1.1 静态逻辑电路的类型7.1.2 cmos反相器7.1.3 与非门7.1.4 或非门7.1.5 基本门尺寸7.2 单轨逻辑电路7.2.1 cmos逻辑电路7.2.2 基于tg的逻辑电路7.2.3 有比逻辑电路7.3 双轨逻辑电路7.3.1 共源共栅电压开关逻辑（cvsl）7.3.2 互补传输晶体管逻辑（cpl）7.3.3 dcvspg7.3.4 双传输晶体管逻辑（dpl）7.4 小结参考文献习题第8章 动态逻辑电路8.1 动态逻辑简介8.1.1 mos管开关8.1.2 基本动态逻辑8.1.3 局部放电冒险8.1.4 动态逻辑电路类型8.2 动态逻辑的非理想效应8.2.1 开关的泄漏电流8.2.2 电荷注入和电容耦合8.2.3 电荷损失效应8.2.4 电荷共享效应8.2.5 电源噪声8.3 单轨动态逻辑8.3.1 多米诺逻辑8.3.2 np多米诺逻辑8.3.3 两相不交叠时钟模式8.3.4 时钟延迟多米诺逻辑8.3.5 条件电荷管理器8.4 双轨动态逻辑8.4.1 双轨多米诺逻辑8.4.2 动态cvsl8.4.3 基于读出放大器的动态逻辑8.5 钟控cmos逻辑8.5.1 钟控单轨逻辑8.5.2 钟控双轨逻辑8.6 小结参考文献习题第9章 时序逻辑设计9.1 时序逻辑基础9.1.1 霍夫曼模型9.1.2 基本存储器件9.1.3 亚稳态和冒险9.1.4 仲裁器9.2 存储元件9.2.1 静态存储元件9.2.2 动态存储单元9.2.3 脉冲调制锁存器9.2.4 准动态触发器9.2.5 低功耗触发器9.3 钟控系统中的时序问题9.3.1 触发器系统的时序问题9.3.2 时钟偏移9.3.3 锁存器系统的时序问题9.3.4 脉冲锁存器（pulsedlatch）系统的时序问题9.4 流水线系统9.4.1 流水线系统分类9.4.2 同步流水线9.4.3 异步流水线9.4.4 波形流水线9.5 小结参考文献习题第10章 数据通路设计10.1 基本组合元件10.1.1 译码器10.1.2 编码器10.1.3 多路选择器10.1.4 多路分配器10.1.5 幅值比较器10.2 基本的时序元件10.2.1 寄存器10.2.2 移位寄存器10.2.3 计数器10.2.4 序列发生器10.3 移位器10.3.1 基本移位操作10.3.2 移位器的实现方法10.4 加法/减法10.4.1 基本全加器10.4.2 n位加法器/减法器10.4.3 并行前置加法器10.5 乘法10.5.1 无符号乘法器10.5.2 有符号乘法器10.6 除法10.6.1 不恢复除法10.6.2 不恢复除法的实现方法10.7 小结参考文献习题第11章 存储器11.1 简介11.1.1 存储器分类11.1.2 存储器结构11.1.3 存储器存取时序11.2 静态随机存取存储器11.2.1 ram核结构11.2.2 sram的工作原理11.2.3 行译码器11.2.4 列译码器/多路选择器11.2.5 读出放大器11.2.6 atd电路和时序的产生11.3 动态随机存取存储器11.3.1 单元结构11.3.2 存储阵列结构11.4 只读存储器11.4.1 或非型rom11.4.2 与非型rom11.5 非易失性存储器11.5.1 闪存11.5.2 其他非易失性存储器11.6 其他存储器件11.6.1 内容寻址存储器11.6.2 寄存器文件11.6.3 双端口ram11.6.4 可编程逻辑阵列11.6.5 fifo11.7 小结参考文献习题第12章 设计方法和实现方式12.1 设计方法和实现架构12.1.1 系统级设计12.1.2 rtl级设计12.1.3 实现架构12.2 综合流程12.2.1 一般综合流程12.2.2 rtl综合流程12.2.3 物理综合流程12.3 数字系统的实现方式12.3.1 基于平台实现的系统12.3.2 asic12.3.3 现场可编程器件12.3.4 实现方式的选择12.4 实例研究——简单启动/停止定时器12.4.1 设计要求12.4.2 基于μp的设计12.4.3 基于fpga的设计12.4.4 基于单元的设计12.5 小结参考文献习题第13章 互连线13.1 rlc寄生器件13.1.1 电阻13.1.2 电容13.1.3 电感13.2 互连线和仿真模型13.2.1 互连线模型13.2.2 仿真模型13.3 互连线的寄生效应13.3.1 rc延迟13.3.2 电容耦合效应13.3.3 rlc效应13.4 传输线模型13.4.1 无损传输线13.4.2 有损传输线13.4.3 传输线终端13.5 高级专题13.5.1 自定时再生器（str）13.5.2 片上网络13.5.3 考虑互连线的逻辑功效13.6 小结参考文献习题第14章 电源分布和时钟设计14.1 电源分布网络14.1.1 电源分布网络设计中的问题14.1.2 电源分布网路14.2 时钟产生和分配网络14.2.1 时钟系统架构1
封面
书名:超大规模集成电路系统导论-逻辑.电路与系统设计
作者:林铭波
页数:701
定价:¥118.0
出版社:电子工业出版社
出版日期:2015-07-01
ISBN:9787121265976
PDF电子书大小:89MB 高清扫描完整版