数字集成电路与系统设计

本书特色

[

本书根据数字集成电路和系统工程设计所需求的知识结构，涉及了从系统架构设计至gdsⅱ版图文件的交付等完整的数字集成电路系统前/后端工程设计流程及关键技术。内容涵盖了vlsi设计方法、系统架构、技术规格书(spec)、算法建模、verilog hdl及rtl描述、逻辑与物理综合、仿真与验证、时序分析、可测性设计、安全性设计、低功耗设计、版图设计及封装等工程设计中各阶段的核心知识点。尤其对数字信号处理器的算法建模及asic设计实现中的关键技术给出了详尽的描述和设计实例。

]

作者简介

[

李广军，电子科技大学通信与信息工程学院授，博导。电子科技大学通信集成电路与系统工程中心主任；电子科技大学–Freescale无线通信与嵌入式系统联合实验室主任；电子科技大学—MentorGraphicsEDA/SoC设计及培训中心主任；电子科技大学—AlteraEDA/SOPC联合实验室主任；长虹－电子科技大学IC设计联合实验室主任。多年从事科学研究与工程技术开发工作，主要研究领域为通信系统设计、无线传感器网络、嵌入式系统设计、EDA/SOC/SOPC设计、通信专用集成电路设计等。

]

目录

第1章 绪论1.1 集成电路的发展简史1.2 集成电路产业链(行业)概述1.2.1 电子设计自动化行业1.2.2 ip行业1.2.3 集成电路设计服务行业1.2.4 集成电路设计行业1.2.5 集成电路晶圆制造行业1.2.6 封装测试行业1.2.7 半导体设备与材料行业1.2.8 集成电路分销代理行业1.3 vlsi设计流程1.3.1 系统规范(system specification)1.3.2 架构设计(architecture exploration) 1.3.3 逻辑功能设计与综合(logic design and syntheses) 1.3.4 电路设计、综合与验证(circuit design，syntheses and verification)1.3.5 物理设计(physical design)1.3.6 物理验证(physical verification) 1.3.7 制造(manufacture) 1.3.8 封装和测试(packaging and testing) 1.4 vlsi设计模式1.4.1 全定制设计1.4.2 标准单元设计1.4.3 宏单元1.4.4 门阵列1.4.5 现场可编程门阵列 (fpga) 1.4.6 结构化asic(无通道门阵列) 1.5 版图层和设计规则1.5.1 版图层集成电路1.5.2 设计规则1.6 目前面临的问题和发展方向1.6.1 物理综合技术1.6.2 设计重用和片上系统1.6.3 片上网络1.6.4 fpga的动态可重构和异构计算1.6.5 演化硬件电路和系统参考文献习题第2章 可编程逻辑器件及现场可编程门阵列2.1 可编程逻辑器件的分类及现状2.2 半导体存储器及其组合逻辑实现2.2.1 存储器件2.2.2 基于存储器rom/ram的组合逻辑及状态机实现2.3 可编程逻辑器件2.3.1 可编程逻辑阵列2.3.2 可编程阵列逻辑2.3.3 复杂可编程逻辑器件2.4 现场可编程门阵列2.4.1 fpga的典型结构2.4.2 基于sram的fpga2.4.3 基于反熔丝多路开关(mux)的fpga2.4.4 xilinx和altera的系列fpga2.5 基于verilog的fpga设计流程2.5.1 架构设计2.5.2 设计输入2.5.3 rtl设计2.5.4 fpga综合2.5.5 布局布线2.5.6 仿真与验证2.5.7 基于modelsim的设计与仿真流程2.5.8 基于ip的fpga嵌入式系统设计2.6 asic设计与fpga设计之间的移植2.6.1 可供选择的设计方法2.6.2 fpga之间的转换2.6.3 fpga到asic的转换2.6.4 asic到fpga的转换2.7 fpga的安全性设计2.7.1 设备对fpga日益增加的依赖2.7.2 fpga的安全设计及技术要点参考文献习题第3章 数字集成电路系统设计工程3.1 数字集成电路设计的基本流程3.2 需求分析和设计规格书3.3 算法和架构设计3.3.1 算法设计3.3.2 架构设计3.4 模块设计、rtl设计和可测性设计3.4.1 模块设计3.4.2 rtl设计3.4.3 可测性设计3.5 综合3.6 时序验证3.6.1 动态时序仿真和静态时序分析3.6.2 时序收敛3.7 原型验证3.8 后端设计3.9 cmos工艺选择3.10 封装3.11 生产测试3.12 集成电路产业的变革及对设计方法的影响参考文献习题第4章 verilog hdl基础4.1 verilog hdl的基本结构及描述方式4.1.1 模块的结构4.1.2 verilog中的标识符4.1.3 verilog中的端口和内部变量的定义4.1.4 结构定义语句4.1.5 注释语句4.1.6 verilog原语(primitives)4.2 verilog中的常量、变量和数据类型4.2.1 数字声明4.2.2 常量、变量和运算表达式4.3 赋值语句4.3.1 连续赋值语句4.3.2 过程赋值语句4.3.3 块语句4.4 电路功能描述方式4.4.1 数据流描述方式4.4.2 行为描述方式4.4.3 结构描述方式4.4.4 混合描述方式4.5 门电路的传输延迟4.5.1 惯性延迟4.5.2 传输延迟4.5.3 模块路径延迟4.5.4 延迟建模的表达式4.6 数字逻辑验证和仿真4.6.1 数字逻辑验证的4个阶段4.6.2 逻辑仿真4.7 测试平台testbench及仿真设计4.7.1 testbench的概念及结构4.7.2 testbench的编写参考文献习题第5章 数字逻辑电路的verilog rtl建模和设计5.1 数字系统的数据通路和控制器5.1.1 数据通路5.1.2 控制部分5.2 verilog的寄存器传输级(rtl)设计流程5.2.1 寄存器传输级概念和模型5.2.2 寄存器传输级的基本特点5.2.3 寄存器传输级的设计步骤5.2.4 寄存器传输级设计与行为级设计的区别5.3 基本组合电路设计5.3.1 多路选择器5.3.2 译码器5.3.3 行波进位加法器和超前进位全加器5.4 基本时序电路设计5.4.1 存储元件的基本特点5.4.2 锁存器5.4.3 d触发器5.4.4 计数器5.5 有限状态机设计5.5.1 有限状态机的基本概念5.5.2 状态机的描述和基本语法5.5.3 状态机设计流程和设计准则5.5.4 状态机的描述风格5.5.5 状态机设计的建模技巧参考文献习题第6章 数字信号处理器的算法、架构及实现6.1 数字信号处理的算法分析与实现6.1.1 算法分解的基础理论6.1.2 基本算法分析6.2 信号处理器的基本运算模型及实现6.2.1 加法器、乘法器和延迟单元6.2.2 积分器和微分器6.2.3 抽样和插值滤波器6.3 数字滤波器的工作原理及实现结构6.3.1 数字滤波器的特点6.3.2 fir数字滤波器的工作原理6.3.3 fir滤波器技术参数及设计步骤6.3.4 fir滤波器的设计方案6.3.5 fir滤波器的一般实现结构6.3.6 fir滤波器的抽头系数编码6.4 fir数字滤波器的verilog描述及实现6.4.1 数字信号处理系统的设计流程6.4.2 fir滤波器的verilog设计举例6.4.3 数字相关器的verilog设计举例6.5 数字信号处理器的有限字长 效应6.5.1 数字信号处理器的主要误差源6.5.2 有限字长的影响6.5.3 减缓舍入误差的措施参考文献习题第7章 可测性设计7.1 测试和可测性设计的基本概念7.1.1 故障测试基本概念和过程7.1.2 自动测试设备7.2 故障建模及atpg原理7.2.1 故障建模的基本概念7.2.2 数字逻辑单元中的常见故障模型7.2.3 存储器的故障模型7.2.4 故障测试覆盖率和成品率7.2.5 atpg的工作原理7.2.6 atpg的设计流程和工具7.3 可测性设计7.3.1 电路的可测性7.3.2 常用的可测性设计方案7.3.3 可测性设计的优势和不足7.4 扫描测试7.4.1 扫描测试原理7.4.2 扫描测试的可测性设计7.5 内建自测试7.5.1 内建自测试的基本概念7.5.2 存储器的内建自测试7.6 边界扫描法7.6.1 边界扫描法的基本结构7.6.2 jtag和ieee 1149.1标准7.6.3 边界扫描设计流程参考文献习题第8章 物理设计8.1 数字集成电路的后端设计8.1.1 数字集成电路的前端设计和后端设计8.1.2 数字集成电路的前端设计8.1.3 数字集成电路的后端设计8.2 半导体制造工艺简介8.2.1 单晶硅和多晶硅8.2.2 氧化工艺8.2.3 掺杂工艺8.2.4 掩模的制版工艺8.2.5 光刻工艺8.2.6 金属化工艺8.3 版图设计规则8.3.1 版图设计规则8.3.2 版图设计规则的几何约束8.4 版图设计8.4.1 布局规划8.4.2 布线8.4.3 寄生参数提取8.5 版图后验证8.5.1 设计规则检查(drc) 8.5.2 版图与原理图的一致性检查8.5.3 版图后时序分析(后仿真) 8.5.4 eco技术8.5.5 噪声、vdd压降和电迁移分析8.5.6 功耗分析8.6 数据交换及检查8.6.1 数据交换8.6.2 检查内容及方法8.7 封装8.7.1 封装的基本功能8.7.2 常见的封装类型8.7.3 系统级封装技术参考文献习题第9章 仿真验证和时序分析9.1 仿真类型9.2 综合后的时序仿真与验证9.2.1 动态时序分析9.2.2 静态时序分析9.2.3 影响时序的因素9.3 时序规范和用于时序验证的verilog系统任务9.3.1 时序规范9.3.2 时序检查验证9.4 延迟反标注9.4.1 verilog中的sdf9.4.2 在asic设计流程中使用sdf9.5 asic中时序违约的消除9.5.1 消除时序违约的可选方案9.5.2 利用缓冲器插入技术减少信号延迟参考文献习题第10章 低功耗设计10.1 低功耗设计的意义10.1.1 功耗问题的严重性10.1.2 低功耗设计的意义10.2 低功耗设计技术的发展趋势10.2.1 降低动态功耗技术趋势10.2.2 降低静态功耗技术趋势10.2.3 低功耗体系结构设计的趋势10.3 在各设计抽象层次降低功耗10.3.1 降低动态功耗技术10.3.2 降低静态功耗技术10.4 系统级低功耗技术10.4.1 硬件／软件划分10.4.2 低功耗软件和处理器10.5 寄存器传输级的低功耗设计10.5.1 并行处理和流水线10.5.2 几种常见的rtl设计描述方法10.6 未来超低功耗设计的展望10.6.1 亚阈区电路10.6.2 容错设计10.6.3 全局异步和局部同步设计10.6.4 栅感应泄漏抑制方法参考文献习题

封面

书名:数字集成电路与系统设计

作者:李广军

页数:314

定价:¥48.0

出版社:电子工业出版社

出版日期:2015-10-01

ISBN:9787121270932

PDF电子书大小:32MB 高清扫描完整版